fonte Motorola©

MCP860 

O MPC PowerQUICC integra dois blocos de processamento. Um bloco é o Embedded PowerPC Core e o segundo é o Communication Processor Module (CPM). O CPM suporta quatro controladores de comunicação serial no dispositivo. Entretanto, há atualmente oito canais seriais – quatro controladores de comunicação serial, dois controladores de gerenciamento serial, uma interface de periférico serial e uma interface I2C.

fonte Motorola©

Características Mpc860 

• Embedded PowerPC Core com 88 MIPS a 66 MH (usando Dhrystone 2.1); MPC860P - 106 MIPS a 80 megahertz para o MPC860P

• 4 Kb de Cache de Instrução; MPC860P – 16 Kb de Cache de Instrução

• 4 Kb de Cache de Dados; MPC860P – 8 Kb de Cache de Dados

• 5Kb de RAM Dual Port; MPC860P - 8Kb de RAM Dual Port

• Instruções e Dados MMUs

• Barramento de até 32 bits (Dimensionamento de Barramento Dinâmico para 8, 16 e 32 bits)

• 32 Linhas de Endereço

• Design Estático Completo (Operação 040 MHz)

• Controlador de Memória (Eight Banks)

• Unidade de Integração de Sistema (SIU - System Integration Unit)

• Temporizadores de Propósito Geral

• Interrupções

• Módulo de Processador de Comunicações (CPM - Communications Processor Module)

• Multiply Accumulate Controller (MAC) 16x16 no chip

• Quatro Geradores Baud Rate

• Quatro Controladores de Comunicação Serial (SCCs - Serial Communication Controllers)

• Dois Canais de Gerenciamento Serial (SMCs - Serial Management Channels)

• Uma Interface Periférica Serial (SPI - Serial Peripheral Interface)

• Uma Porta de Circuito Inter-Integrado (I2C - Inter-Integrated Circuit)

• Time-Slot Assigner

• Porta de Interface Paralela

• Interface PCMCIA

• Suporta Baixa Potência

• Interface de Depuração

• Operação 3.3 V com Compatibilidade 5V TTL

Membros da Família Mpc860 PowerQUICC 

Diagrama de Blocos 


fonte Motorola©